PCB6OZ厚銅板廠家

基材	銅	層數(shù)	多面
絕緣層厚度	常規(guī)板	絕緣材料	有機樹脂
絕緣樹脂	環(huán)氧樹脂（EP）	阻燃特性	VO板

PCB6OZ厚銅板廠家

軟硬結合板的漲縮問題：
漲縮產(chǎn)生的根源由材料的特性所決定，要解決軟硬結合板漲縮的問題，必須先對撓性板的材料聚酰亞胺（Polyimide）做個介紹：

（1）聚酰亞胺具有優(yōu)良的散熱性能，可承受無鉛焊接高溫處理時的熱沖擊；

（2）對于需要更強調(diào)訊號完整性的小型裝置，大部份設備制造商都趨向于使用撓性電路；

（3）聚酰亞胺具有較高的玻璃轉(zhuǎn)移溫度與高熔點的特性，一般情況下要在350 ℃以上進行加工；

（4）在有機溶解方面，聚酰亞胺不溶解于一般的有機溶劑。
撓性板材料的漲縮主要跟基體材料PI和膠有關系，也就是與PI的亞胺化有很大關系，亞胺化程度越高，漲縮的可控性就越強。

按照正常的生產(chǎn)規(guī)律，撓性板在開料后，在圖形線路形成，以及軟硬結合壓合的過程中均會產(chǎn)生不同程度的漲縮，在圖形線路蝕刻后，線路的密集程度與走向，會導致整個板面應力重新取向，最終導致板面出現(xiàn)一般規(guī)律性的漲縮變化；在軟硬結合壓合的過程中，由于表面覆蓋膜與基體材料PI的漲縮系數(shù)不一致，也會在一定范圍內(nèi)產(chǎn)生一定程度的漲縮。

從本質(zhì)原因上說，任何材料的漲縮都是受溫度的影響所導致的，在PCB冗長的制作過程中，材料經(jīng)過諸多 熱濕制程后，漲縮值都會有不同程度的細微變化，但就長期的實際生產(chǎn)經(jīng)驗來看，變化還是有規(guī)律的。


如何控制與改善？


從嚴格意義上說，每一卷材料的內(nèi)應力都是不同的，每一批生產(chǎn)板的過程控制也不會是完全相同的，因此，材料漲縮系數(shù)的把握是建立在大量的實驗基礎之上的，過程管控與數(shù)據(jù)統(tǒng)計分析就顯得尤為重要了。具體到實際操作中，撓性板的漲縮是分階段的：

首先是從開料到烘烤板，此階段漲縮主要是受溫度影響所引起的：

要保證烘烤板所引起的漲縮穩(wěn)定，首先要過程控制的一致性，在材料統(tǒng)一的前提下，每次烘烤板升溫與降 溫的操作必須一致化，不可因為一味的追求效率，而將烤完的板放在空氣中進行散熱。只有這樣，才能最大程度的消除材料的內(nèi)部應力引起的漲縮。

第二個階段發(fā)生在圖形轉(zhuǎn)移的過程中，此階段的漲縮主要是受材料內(nèi)部應力取向改變所引起的。

要保證線路轉(zhuǎn)移過程的漲縮穩(wěn)定，所有烘烤好的板就不能進行磨板操作，直接通過化學清洗線進行表面前處理，壓膜后表面須平整，曝光前后板面靜置時間須充分，在完成線路轉(zhuǎn)移以后，由于應力取向的改變，撓性板都會呈現(xiàn)出不同程度的卷曲與收縮，因此線路菲林補償?shù)目刂脐P系到軟硬結合精度的控制，同時，撓性板的漲縮值范圍的確定，是生產(chǎn)其配套剛性板的數(shù)據(jù)依據(jù)。

第三個階段的漲縮發(fā)生在軟硬板壓合的過程中，此階段的漲縮主要壓合參數(shù)和材料特性所決定。

此階段的漲縮影響因素包含壓合的升溫速率，壓力參數(shù)設置以及芯板的殘銅率和厚度幾個方面?？偟膩碚f，殘銅率越小，漲縮值越大；芯板越薄，漲縮值越大。但是，從大到小，是一個逐漸變化的過程，因此，菲林補償就顯得尤為重要。另外，由于撓性板和剛性板材料本質(zhì)的不同，其補償是需要額外考慮的一個因素。

FPC生產(chǎn)中常用的模切輔材，看看有哪些？
生產(chǎn)FPC的工序繁雜，從開料鉆孔到包裝出貨，中間所需要的工序有20多道，在這漫長的生產(chǎn)過程中，根據(jù)客戶需求，將用到多種輔材。FPC的基材一般為雙面或單面銅箔，這是整個FPC的基礎，F(xiàn)PC的電氣性能都由它決定。其他輔材只是用來輔助安裝與適應使用環(huán)境。主要有下面幾種：
1、FR4-質(zhì)地較硬，有0.15-2.0mm的不同厚度，主要用在FPC焊接處的反面，作為加強，方便焊接穩(wěn)定可靠；

FR-4是一種耐燃材料等級的代號，所代表的意思是樹脂材料經(jīng)過燃燒狀態(tài)必須能夠自行熄滅的一種材料規(guī)格，它不是一種材料名稱，而是一種材料等級，因此目前一般電路板所用的FR-4等級材料就有非常多的種類，但是多數(shù)都是以所謂的四功能(Tera-Function)的環(huán)氧樹脂加上填充劑(Filler)以及玻璃纖維所做出的復合材料。

2、PI膠帶-質(zhì)地較軟，可彎曲，主要用在金手指區(qū)域的加厚加強，便于插拔；

PI膠帶，全名是聚酰亞胺膠帶。PI膠帶是以聚酰亞胺薄膜為基材，采用進口有機硅壓敏膠粘劑，具有耐高低溫、耐酸堿、耐溶劑、電氣絕緣（H級）、防輻射等性能。適用于電子線路板波峰焊錫遮蔽、保護金手指和高檔電器絕緣、馬達絕緣，以及鋰電池正負極耳固定。

3、鋼片-質(zhì)地硬，功能與FR4一樣，用于焊接處補強，比FR4美觀，可接地，硬度較FR4高；

鋼片，材料為原裝進口不銹鋼經(jīng)熱處理精磨加工制成,具有精密度高、拉力度強、光潔度好、有韌性、不易折斷的特點。

4、TPX阻膠膜-一款高性能耐高溫的樹脂阻擋離型膜，用于線路板壓合工序，經(jīng)專門的工藝設計，可用于阻擋樹脂溢出后埋孔和盲通孔的多次層壓工序上，具有良好的阻膠、塞孔效果。

5、EIM電磁膜-貼于FPC表面，用于屏蔽信號干擾；

EIM電磁膜是一種通過真空濺射的方法，可以在不同襯底的（PET/PC/玻璃等）基材上鍍屏蔽材料，以極低的電阻實現(xiàn)EMI電磁干擾屏蔽。

6、導電膠-用于鋼片與FPC的連接壓合，導電，可實現(xiàn)鋼片接地功能；

導電膠是一種固化或干燥后具有一定導電性的膠粘劑。主要由樹脂基體、導電粒子和分散添加劑、助劑等組成。它可以將多種導電材料連接在一起，使被連接材料間形成電的通路。在電子工業(yè)中,導電膠已成為一種必不可少的新材料。

7、3M膠紙-主要用作于0.4mm及以上厚度的FR4與FPC粘貼，以及FPC與客戶產(chǎn)品組裝固定；

FPC輔材的使用，最終要根據(jù)客戶的使用環(huán)境與功能要求來決定。

高速PCB設計指南之二
第二篇 PCB布局

在設計中，布局是一個重要的環(huán)節(jié)。布局結果的好壞將直接影響布線的效果，因此可以這樣認為，合理的布局是PCB設計成功的第一步。
布局的方式分兩種，一種是交互式布局，另一種是自動布局，一般是在自動布局的基礎上用交互式布局進行調(diào)整，在布局時還可根據(jù)走線的情況對門電路進行再分配，將兩個門電路進行交換，使其成為便于布線的最佳布局。在布局完成后，還可對設計文件及有關信息進行返回標注于原理圖，使得PCB板中的有關信息與原理圖相一致，以便在今后的建檔、更改設計能同步起來, 同時對模擬的有關信息進行更新，使得能對電路的電氣性能及功能進行板級驗證。

--考慮整體美觀
一個產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較完美才能認為該產(chǎn)品是成功的。
在一個PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉。

--布局的檢查印制板尺寸是否與加工圖紙尺寸相符？能否符合PCB制造工藝要求？有無定位標記？
元件在二維、三維空間上有無沖突？
元件布局是否疏密有序，排列整齊？是否全部布完？
需經(jīng)常更換的元件能否方便的更換？插件板插入設備是否方便？
熱敏元件與發(fā)熱元件之間是否有適當?shù)木嚯x？
調(diào)整可調(diào)元件是否方便？
在需要散熱的地方，裝了散熱器沒有？空氣流是否通暢？
信號流程是否順暢且互連最短？
插頭、插座等與機械設計是否矛盾？
線路的干擾問題是否有所考慮？

PCB電路板沉金與鍍金工藝的區(qū)別？
鍍金，一般指的是“電鍍金”、“電鍍鎳金”、“電解金”等，有軟金和硬金的區(qū)分（一般硬金是用于金手指的），原理是將鎳和金（俗稱金鹽）溶化于化學藥水中，將線路板浸在電鍍缸內(nèi)并接通電流而在電路板的銅箔面上生成鎳金鍍層，電鎳金因鍍層硬度高，耐磨損，不易氧化的優(yōu)點在電子產(chǎn)品中得到廣泛的應用。

沉金是通過化學氧化還原反應的方法生成一層鍍層，一般厚度較厚，是化學鎳金金層沉積方法的一種，可以達到較厚的金層。
沉金與鍍金的區(qū)別：

1、沉金與鍍金所形成的晶體結構不一樣，沉金對于金的厚度比鍍金要厚很多，沉金會呈金黃色，較鍍金來說更黃（這是區(qū)分鍍金和沉金的方法之一）。

2、沉金比鍍金更容易焊接，不會造成焊接不良。

3、沉金板的焊盤上只有鎳金，信號的趨膚效應是在銅層上傳輸，不會對信號產(chǎn)生影響。

4、沉金比鍍金的晶體結構更致密，不易產(chǎn)生氧化。

5、鍍金容易使金線短路。而沉金板的焊盤上只有鎳金，因此不會產(chǎn)生金線短路。

6、沉金板的焊盤上只有鎳金，因此導線電阻和銅層的結合更加牢固。

7、沉金板的平整性與使用壽命較鍍金板要好。

高精密度(HDI板)電路板的耐熱性介紹

HDI板的耐熱性能是HDI可靠性能中重要的一個項目，HDI板的板厚變得越來越薄，對其耐熱性能的要求也越來越高。無鉛化進程的推進，也提高了HDI板耐熱性能的要求，而且由于HDI板在層結構等方面不同于普通多層通孔PCB板，因此HDI板的耐熱性能與普通多層通孔PCB板相比有所不同，一階HDI板典型結構。HDI板的耐熱性能缺陷主要是爆板和分層。到目前為止，根據(jù)多種材料以及多款HDI板的耐熱性能測試的經(jīng)驗，發(fā)現(xiàn)HDI板發(fā)生爆板機率最大的區(qū)域是密集埋孔的上方以及大銅面的下方區(qū)域。

耐熱性是指PCB抵抗在焊接過程中產(chǎn)生的熱機械應力的能力， PCB在耐熱性能測試中發(fā)生分層的機制一般包括以下幾種：

1) 測試樣品內(nèi)部不同材料在溫度變化時，膨脹和收縮性能不同而在樣品內(nèi)部產(chǎn)生內(nèi)部熱機械應力，從而導致裂縫和分層的產(chǎn)生。

2) 測試樣品內(nèi)部的微小缺陷(包括空洞，微裂紋等)，是熱機械應力集中所在，起到應力的放大器的作用。在樣品內(nèi)部應力的作用下，更加容易導致裂縫或分層的產(chǎn)生。

3) 測試樣品中揮發(fā)性物質(zhì)(包括有機揮發(fā)成分和水)，在高溫和劇烈溫度變化時，急劇膨脹產(chǎn)生巨大的內(nèi)部蒸汽壓力，當膨脹的蒸汽壓力到達測試樣品內(nèi)部的微小缺陷(包括空洞，微裂紋等)時，微小缺陷對應的放大器作用就會導致分層。

HDI板容易在密集埋孔的上方發(fā)生分層，這是由于HDI板在埋孔分布區(qū)域特殊的結構所導致的。有無埋孔區(qū)域的應力分析如下表1。無埋孔區(qū)域(結構1)在耐熱性能測試受熱膨脹時，在同一平面上各個位置的Z方向的膨脹量都是均勻的，因此不會存在由于結構的差異造成的應力集中區(qū)域。當區(qū)域中設計有埋孔且埋孔鉆在基材面上(結構2)時，在埋孔與埋孔之間的A-A截面上，由于基材沒有收到埋孔在Z方向的約束，因而膨脹量較大，而在埋孔和焊盤所在的B-B截面上，由于基材受到埋孔在Z方向的約束，因而膨脹量較小，這三處膨脹量的差異，在埋孔焊盤與HDI介質(zhì)和塞孔樹脂交界處和附近區(qū)域造成應力集中，從而比較容易形成裂縫和分層。

HDI板容易在外層大銅面的下方發(fā)生分層，這是由于在貼裝和焊接時，PCB受熱，揮發(fā)性物質(zhì)(包括有機揮發(fā)成分和水)急劇膨脹，外層大銅面阻擋了揮發(fā)性物質(zhì)(包括有機揮發(fā)成分和水)的及時逸出，因此產(chǎn)生巨大的內(nèi)部蒸汽壓力，當膨脹的蒸汽壓力到達測試樣品內(nèi)部的微小缺陷(包括空洞，微裂紋等)時，微小缺陷對應的放大器作用就會導致分層。

超實用的高頻PCB電路設計70問答之一
1、如何選擇PCB 板材？

選擇PCB板材必須在滿足設計需求和可量產(chǎn)性及成本中間取得平衡點。設計需求包含電氣和機構這兩部分。通常在設計非常高速的 PCB 板子(大于 GHz 的頻率)時這材質(zhì)問題會比較重要。例如，現(xiàn)在常用的 FR-4 材質(zhì)，在幾個GHz 的頻率時的介質(zhì)損耗(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設計的頻率是否合用。



2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加 ground guard/shunt traces 在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。



3、在高速設計中，如何解決信號的完整性問題？

信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。



4、差分布線方式是如何實現(xiàn)的？

差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者 side-by-side(并排, 并肩) 實現(xiàn)的方式較多。



5、對于只有一個輸出端的時鐘信號線，如何實現(xiàn)差分布線？

要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時鐘信號是無法使用差分布線的。



6、接收端差分線對之間可否加一匹配電阻？

接收端差分線對間的匹配電阻通常會加, 其值應等于差分阻抗的值。這樣信號質(zhì)量會好些。



7、為何差分對的布線要靠近且平行？

對差分對的布線方式應該要適當?shù)目拷移叫小Ｋ^適當?shù)目拷且驗檫@間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。



8、如何處理實際布線中的一些理論沖突的問題

基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。



晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 必須滿足loop gain 與 phase 的規(guī)范, 而這模擬信號的振蕩規(guī)范很容易受到干擾, 即使加 ground guard traces 可能也無法完全隔離干擾。而且離的太遠,地平面上的噪聲也會影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進可能靠近。



確實高速布線與 EMI 的要求有很多沖突。但基本原則是因 EMI 所加的電阻電容或 ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和 PCB 迭層的技巧來解決或減少 EMI的問題, 如高速信號走內(nèi)層。最后才用電阻電容或 ferrite bead 的方式, 以降低對信號的傷害。



9、如何解決高速信號的手工布線和自動布線之間的矛盾？

現(xiàn)在較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式及過孔數(shù)目。各家 EDA公司的繞線引擎能力和約束條件的設定項目有時相差甚遠。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。 這會影響到自動布線出來的走線方式是否能符合設計者的想法。 另外, 手動調(diào)整布線的難易也與繞線引擎的能力有絕對的關系。 例如, 走線的推擠能力,過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。 所以, 選擇一個繞線引擎能力強的布線器, 才是解決之道。



10、關于 test coupon。

test coupon 是用來以 TDR (Time Domain Reflectometer) 測量所生產(chǎn)的 PCB 板的特性阻抗是否滿足設計需求。 一般要控制的阻抗有單根線和差分對兩種情況。 所以， test coupon 上的走線線寬和線距(有差分對時)要與所要控制的線一樣。 最重要的是測量時接地點的位置。 為了減少接地引線(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)， 所以， test coupon 上量測信號的點跟接地點的距離和方式要符合所用的探棒。



11、在高速 PCB 設計中，信號層的空白區(qū)域可以敷銅，而多個信號層的敷銅在接地和接電源上應如何分配？

一般在空白區(qū)域的敷銅絕大部分情況是接地。 只是在高速信號線旁敷銅時要注意敷銅與信號線的距離， 因為所敷的銅會降低一點走線的特性阻抗。也要注意不要影響到它層的特性阻抗， 例如在 dual strip line 的結構時。

12、是否可以把電源平面上面的信號線使用微帶線模型計算特性阻抗？電源和地平面之間的信號是否可以使用帶狀線模型計算？

是的， 在計算特性阻抗時電源平面跟地平面都必須視為參考平面。 例如四層板: 頂層-電源層-地層-底層，這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。



13、在高密度印制板上通過軟件自動產(chǎn)生測試點一般情況下能滿足大批量生產(chǎn)的測試要求嗎？

一般軟件自動產(chǎn)生測試點是否滿足測試需求必須看對加測試點的規(guī)范是否符合測試機具的要求。另外，如果走線太密且加測試點的規(guī)范比較嚴，則有可能沒辦法自動對每段線都加上測試點，當然，需要手動補齊所要測試的地方。



14、添加測試點會不會影響高速信號的質(zhì)量？

至于會不會影響信號質(zhì)量就要看加測試點的方式和信號到底多快而定?；旧贤饧拥臏y試點(不用在線既有的穿孔(via or DIP pin)當測試點)可能加在在線或是從在線拉一小段線出來。前者相當于是加上一個很小的電容在在線，后者則是多了一段分支。這兩個情況都會對高速信號多多少少會有點影響，影響的程度就跟信號的頻率速度和信號緣變化率(edge rate)有關。影響大小可透過仿真得知。原則上測試點越小越好(當然還要滿足測試機具的要求)分支越短越好。



15、若干 PCB 組成系統(tǒng)，各板之間的地線應如何連接？

各個 PCB 板子相互連接之間的信號或電源在動作時，例如 A 板子有電源或信號送到 B 板子，一定會有等量的電流從地層流回到 A 板子 (此為 Kirchoff current law)。這地層上的電流會找阻抗最小的地方流回去。所以，在各個不管是電源或信號相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個地方走)，降低對其它較敏感信號的影響。



16、能介紹一些國外關于高速 PCB 設計的技術書籍和數(shù)據(jù)嗎？

現(xiàn)在高速數(shù)字電路的應用有通信網(wǎng)路和計算器等相關領域。在通信網(wǎng)路方面，PCB 板的工作頻率已達 GHz 上下，疊層數(shù)就我所知有到 40 層之多。計算器相關應用也因為芯片的進步，無論是一般的 PC 或服務器(Server)，板子上的最高工作頻率也已經(jīng)達到 400MHz (如 Rambus) 以上。因應這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工藝的需求也漸漸越來越多。 這些設計需求都有廠商可大量生產(chǎn)。



17、兩個常被參考的特性阻抗公式：

微帶線(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 為線寬，T 為走線的銅皮厚度，H 為走線到參考平面的距離，Er 是 PCB 板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0 及 1<(Er)<15 的情況才能應用。



帶狀線(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在 W/H<0.35 及 T/H<0.25 的情況才能應用。



18、差分信號線中間可否加地線？

差分信號中間一般是不能加地線。因為差分信號的應用原理最重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。



19、剛?cè)岚逶O計是否需要專用設計軟件與規(guī)范？國內(nèi)何處可以承接該類電路板加工？

可以用一般設計 PCB 的軟件來設計柔性電路板(Flexible Printed Circuit)。一樣用 Gerber 格式給 FPC廠商生產(chǎn)。由于制造的工藝和一般 PCB 不同，各個廠商會依據(jù)他們的制造能力會對最小線寬、最小線距、最小孔徑(via)有其**。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補強。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當關鍵詞查詢應該可以找到。



20、適當選擇 PCB 與外殼接地的點的原則是什么？

選擇 PCB 與外殼接地點選擇的原則是利用 chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時鐘產(chǎn)生器附近可以借固定用的螺絲將 PCB的地層與 chassis ground 做連接，以盡量縮小整個電流回路面積，也就減少電磁輻射。